تفاصيل الوثيقة

نوع الوثيقة : رسالة جامعية 
عنوان الوثيقة :
مسرع الأجهزة المستند إلى مجموعة بوابة قابلة للبرمجة الميدانية لوظيفة دالة السوفت ماكس
FPGA-based Hardware Accelerator for SoftMax Function 2021
 
الموضوع : كلية الهندسة 
لغة الوثيقة : العربية 
المستخلص : تعد وظيفة Softmax جزءًا لا يتجزأ من أطر اكتشاف الكائنات استنادًا إلى جميع الشبكات العصبية العميقة أوالضحلة. في حين أن تكوين طبقات التشغيل المختلفة في الشبكة العصبية يمكن أن يكون مختلفًا تمامًا، فإن عملية softmax ثابتة. مع التطورات الحديثة في مناهج اكتشاف الكائنات، خاصة مع إدخال شبكات عصبية تلافيفية عالية الدقة، اقترح الباحثون والمطورون بنى أجهزة مختلفة لتسريع التشغيل الكلي لهذه الخوارزميات كثيفة الحوسبة. Xilinx ، أحد بائعي FPGA الرائدين ، قدم مؤخرًا مجموعة أدوات تطوير الشبكة العصبية العميقة لهذا الغرض بالضبط. ومع ذلك، نظرًا للطبيعة المعقدة لأجهزة softmaxالحسابية التي تتضمن وظيفة أسية، فإن هذه الوظيفة متاحة فقط للأجهزة الأكبر حجمًا. بالنسبة للأجهزة الأصغر، لا بد أن يتم تنفيذ هذه العملية في البرامج. في هذه الأطروحة، سوف نستكشف تنفيذ الأجهزة لهذه الوظيفة في ضوء الأعمال السابقة المذكورة في الأدبيات. سيكون الهدف الرئيسي من هذه الدراسة هو التوصل إلى تنفيذ فعال ومنخفض التكلفة ومناسب للأجهزة الصغيرة أيضًا. لهذا الغرض، نعتزم النظر في عمليات التنفيذ الخطية التقريبية والقطعة أيضًا. سيتم تنفيذ المنتج النهائي كمسرع للأجهزة مع واجهة ناقل قياسية في الصناعة بحيث يمكن دمجها بسلاسة مع معالج Xilinx والمنطق القابل للبرمجة. أحد الأمور الأخرى المثيرة للقلق هو تصميم وتطوير واختبار أنظمة الأجهزة الكاملة التي تتطلب الكثير من الجهد والوقت. وبالتالي، هناك اتجاه متزايد لوصف سلوك الدائرة باستخدام أدوات التركيب عالية المستوى لتقليل وقت التطوير وإنفاق المزيد من الجهد على مستوى التصميم الحسابي. توفر مربعات أدوات المبرمج بلغة وصف الأجهزة HDL) ) و Vision HDL في Simulink® بواسطة Mathworks® تجريدًا عالي المستوى لمعالجة الصور وخوارزميات التعلم الآلي للنشر السريع على مجموعة متنوعة من الأجهزة المستهدفة. ونتيجة لذلك، يتم تقصير دورة تطوير تطبيقات أجهزة معالجة الوسائط المتعددة باستخدام هذه الأدوات. وبالتالي، بهذه الروح، سيتم تنفيذ المشروع باستخدام أدوات توليف عالية المستوى متوفرة في بيئة ماتلاب. سيستخدم إعداد الاختبار الشبكات العصبية القياسية مثل Resnet و Squeezenet وما إلى ذلك لتحديد الدقة الوظيفية. سيتم نقل الإعداد بالكامل إلى لوحة تطوير Xilinx FPGA، أي Zedboard التي تحتوي على مكونات الأجهزة الضرورية مثل واجهات USB و Ethernet و HDMI وما إلى ذلك لتنفيذ نظام يعمل بالكامل قادر على معالجة تطبيق التعلم الآلي في الوقت الفعلي. 
المشرف : د.محمد بلال 
نوع الرسالة : رسالة ماجستير 
سنة النشر : 1444 هـ
2022 م 
تاريخ الاضافة على الموقع : Tuesday, February 28, 2023 

الباحثون

اسم الباحث (عربي)اسم الباحث (انجليزي)نوع الباحثالمرتبة العلميةالبريد الالكتروني
محمد عبدالله الشهرانيAlshahrani, Mohammed Abdullahباحثماجستير 

الملفات

اسم الملفالنوعالوصف
 49068.pdf pdf 

الرجوع إلى صفحة الأبحاث